久久精品人妻一区二区蜜桃-欧美精品人妻一区二区免费视频-久久精品免费一区二区喷潮-久久精品中文闷骚内射-精品bbw-精品久久无码中文字幕-小小水蜜桃3视频高清在线观看-日韩免费一级aaa片毛太久-欧美激情肉欲高潮无码鲁大师-欧美影片一区二区三区-亚洲精品无码av无码专区一本,波多野吉衣一区二区三区在线观看,囯精品人妻无码一区二区三区99,包哟哟在线观看免费观看

產品分類

當前位置: 首頁 > 工業電子產品 > 集成電路(ICs) > 時鐘,定時與頻率管理 > 頻率合成器

類型分類:
科普知識
數據分類:
頻率合成器

基于DDS驅動PLL結構的寬帶頻率合成器設計

發布日期:2022-05-18 點擊率:155

  結合數字式頻率合成器(DDs)和集成鎖相環(PLL)各自的優點,研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分辨率、低雜散、寬頻段頻率合成器,并對該頻率合成器進行了分析和仿真,從仿真和測試結果看,該頻率合成器達到了設計目標。該頻率合成器的輸出頻率范圍為594~999MHz,頻率步進為5Hz,相位噪聲為-91dBc/

基于DDS驅動PLL結構的寬帶頻率合成器設計

  DDS的參考信號由晶振產生,其頻率為fref。DDS輸出的信號頻率為fDDS,頻率值由頻率控制字(FTW)控制。鎖相環(PLL)的參考信號由DDS的輸出信號驅動。VCO的輸出頻率由PLL芯片的電荷泵(CP)輸出,并通過低通濾波器(LPF)后控制。頻率合成器的輸出信號為VCO的輸出信號。該頻率合成器通過單片機提供控制信號,以改變DDS中FTW和PLL的分頻比。

  VCO輸出信號頻率與DDS輸出信號頻率間的關系為:

基于DDS驅動PLL結構的寬帶頻率合成器設計

  而DDS的輸出頻率由頻率控制字K控制,且有:

基于DDS驅動PLL結構的寬帶<a title=頻率合成器設計" src="http://data.51spec.com:88/51spec/202002/14/132156191.jpg" height="89" width="600"/>

  式中:M是DDS的相位累加器的位數;fref是DDS的內部時鐘。這樣,式(1)可以寫成:

基于DDS驅動PLL結構的寬帶頻率合成器設計

  在圖1所示的結構中,由于DDS模塊具有較高的頻率分辨率,所以從式(3)可以看出,理論上輸出信號具有比傳統結構更高的頻率分辨率。設計中晶振頻率為400MHz,PLL分頻比為27。由式(3)計算可知,該頻率源可以實現5Hz的頻率分辨率。其中DDS的輸出頻率為22~37MHz,所以系統輸出頻率范圍為594~999MHz,達到了設計要求。

  l.2電路實現

  對于DDS模塊,采用了AD9954芯片產生低頻參考信號。AD9954是ADI公司最新的AgiIeRF合成器,具有32位的頻率控制字。在400MHz的時鐘頻率下,輸出頻率分辨率可以達到約4.7×10-5Hz,具有14位可編程移相單元。芯片采用了先進的:DDS技術,內部集成14位的高性能DAC。該DAC具備優秀的動態性能,相位噪聲優于-120dBc/

基于DDS驅動PLL結構的寬帶<a title=頻率合成器設計" src="http://data.51spec.com:88/51spec/202002/14/132156281.jpg" height="224" width="600"/>

下一篇: PLC、DCS、FCS三大控

上一篇: 索爾維全系列Solef?PV

推薦產品

更多