久久精品人妻一区二区蜜桃-欧美精品人妻一区二区免费视频-久久精品免费一区二区喷潮-久久精品中文闷骚内射-精品bbw-精品久久无码中文字幕-小小水蜜桃3视频高清在线观看-日韩免费一级aaa片毛太久-欧美激情肉欲高潮无码鲁大师-欧美影片一区二区三区-亚洲精品无码av无码专区一本,波多野吉衣一区二区三区在线观看,囯精品人妻无码一区二区三区99,包哟哟在线观看免费观看

去年在設計一款無線產品的時候，為了節省時間，使用了別人設計好的PCB源文件，結果遇到了一件有意思的事情——Allegro中過孔重疊卻不報DRC錯誤，見下圖。由于這個PCB源文件最初不是我設計的，所以原來的工程師做的特殊設定我并不清楚，但這個過孔重疊的問題肯定要解決才行。

第一步，確定Allegro Constrains Manager - ->Physical - ->Physical Constrain Set- ->All Layers- ->Pad-Pad Connect已經設定為NOT_ALLOWED。

第二步，確定Allegro Constrains Manager - ->Same Net Spacing- ->Same Net Spacing Constrain Set- ->All Layers- ->Vias- ->Thru Via To Thru Via已經設定了同網絡過孔間距，這里是5mil。

第三步，確定Setup- ->Constrains- ->Modes- ->Same Net Spacing Modes- ->Vias已經勾選。

以上三步都是特別容易想到的，然而，這并不能解決過孔重疊卻不報錯的問題。后來，我在Allegro Constrains Manager里面找了好久才最終確定，一定要將Allegro Constrains Manager - ->Same Net Spacing- ->Same Net Spacing Constrain Set- ->All Layers- ->Options- ->Enable DRC By-Layer由FALSE改為TRUE，才會正常報出DRC錯誤。